如何使用ModelSim 模擬Xilinx IP Core

如何使用ModelSim 模擬Xilinx IP Core 

1.      先為Modelsim 添加xilinx 仿真庫 (Ref 相關網站f)

2.      設定完成後, 打開Modelsim 創建project

3.      加入source code檔(將有用到的ip core.v 檔也加入,同時要放.veo檔在同個資料夾中)(ex: blk_mem_gen_v6_3.v , blk_mem_gen_v6_3.veo)

4.      加入glbl.v檔(路徑: Xilinx\13.4\ISE_DS\ISE\verilog\src\glbl.v)

5.      完成compile

6.       上方按鈕 simulate ->Start Simulation

7.      展開work

8.      按ctrl+左鍵選testbench + glbl

9.      按OK

10.  選要看的訊號加入wave

11.  按run all 開始模擬

12.  如果改過code，至project re-compile

13.  restart後再重run

相關網站:

http://www.cnblogs.com/craftor/archive/2010/09/14/1825628.html

網站備份：https://www.evernote.com/shard/s284/sh/1ac03599-b168-47a0-93cc-f7d0536a2298/cab1bb5c539d0c15316d2d1a18a3caf9